Dr Thomas Wirstchem, National Semiconductor, beskriver här hur två trådar räcker för att driva en bildisplay. Med serieöverföring når man flera fördelar och omvandlingen mellan parallel/serie/parallell-gränssnitt gör nu enkelt tack vare ett nytt kretspar.

Hela artikeln i PDF-format.

Enligt ABI Research väntas världens halvledarmarknad för ”infotainment” och assisterande system till bilar dubbleras, från 5,6 miljarder dollar 2003 till 12,8 miljarder år 2010. Moderna navigationssystem för fordon, informationssystem för föraren och moduler för spel och underhållning förändras alltmer från analog video till högkvalitativa digitala (RGB) videoformat vilka utgör standardgränssnitt mot LCD-displayer. I många fall kräver systemarkitekturen att videokällan och displayen skiljs åt. Se fig 1. En överföringssträcka på 30 cm är fullt tänkbar via bandkabel. Det kan röra sig om en överföring mellan en grupp av instrument och instrumentbrädans display. Till baksätespassagerarnas ”infotainment”-enhet kan kabellängden uppgå till 8 m, eller mer.

Sådana uppkopplingar kan överföra datahastigheter i regionen Gigabit/sekund. Det är hastigheter långt över dem som förekommer i de nät som förbinder bilens kretskort. De högre dataöverföringshastigheterna kräver punkt-till-punktförbindningar med seriell överföring. Med chip-uppsättningar för detta (serialiser/deserialiser) nedbringas antalet förbidningar radikalt, jämfört om en parallellbuss hade använts.

National Semiconductor har utvecklat SerDes-kretsarna DS90C241/DS90C124 speciellt för att passa i gränssnitt för fordonsdisplayer. Kretsarna medger ultratunt kablage, avkoppling mot jord, kortslutningsskydd och låg elektromagnetisk strålning (EMI). Denna lösning överför en 24 bit parallellbuss från en videokälla till en enda, helt transparent seriell ström, för data/styrning, med inbyggd klockinformation. Det fysiska lagret innebär LVDS, low voltage differential signalling.

Till skillnad från föregående generationer uppsättningar av LVDS-kretsar åstadkommer det nya paret kretsar överföring av displaydata med upplösning upp till wide-VGA (800×480) över bara två trådar. Dessa kan enkelt dras genom bilkarossen. Detta är industrins första LVDS SerDes-lösning med inbyggd klockpuls. Därmed behövs inte någon yttre PLL för referensklocka. Internt DC-balanserad kodning/avkodning används för att möjliggöra AC-kopplade förbindningar. LVDC drar låg effekt och ger en störningsfri miljö för säkra dataöverföringar. EMI minskas ytterligare vid ”deserialiserns” utgångar genom att koppla in dem gradvids. Detta minskar också omkopplingseffekterna till återvunna utsignaler. Inte minst ger kretsuppsättningen signaler med förbetoning (eng pre-emphasis) för att höja signalintegriteten och kunna driva konstruktioner över 10 m via en tvinnad parkabel. Den ger visserligen ger höga förluster men är kostnadseffektiv.

DS90C242/DS90C124
Den nya kretsuppsättningen serie-/parallellomvandlar till/från en seriell buss med utgångspunkt i en 24 bit LVTTL/LVMOS databuss. Se fig 2. Från användarens synpunkt sker detta fullständigt transparent. Ingående buss återbildas exakt vid utgångsbussen, som om de hade funnits en parallell flatkabel mellan de två. Bredden på parallellbussen är t ex tillräcklig för LCD-moduler med 6 bit färgdjup, inklusive de vanliga styrsignalerna (18 färgbitar, RGB, horisontell synkronisering HSYNC, vertikal synkronisering, VSYNC, och signaler för data enable timing DE). Detta ger till och med plats för ytterligare tre signaler som användaren själv kan bestämma. Kretsuppsättningen undersöker inte något datainnehåll eller gör dess funktion beroende av någon av styr- eller tidintervallsignalerna och är därför perfekt agnosisk gentemot dataformat eller mappning.

De parallella LVTTL/LVCMOS-signalerna kan på ett flexibelt sätt linjeras upp med antigen stigande eller fallande flank hos den synkrona sändarens ingångsklocka (TCLK), respektive mottagarens återutvunna utgångklocka (RCLK).

Denna funktion förenklar stort gränssnittet mot både serieomvandlare, från den grafiska styrkretsen, till parallellomvandlaren (”deserialiser”), mot en styrkrets för tidintervallen till en LCD. Kretsuppsättningen multiplexerar parallelldata och lägger in klocksignalerna som HÖG startbit och LÅG stoppbit. Se bitströmmen, nederst i fig 2. Detta förlopp förhindrar förskjutningar (skew) med avseende på tidsfördröjningar mellan data och klocka över transmissionsmediet. Efter de första 12 seriella databitarna finns det ytterligare två inbyggda bitar: DCA och DCB som motsvarar bitar för ”DC-balans” från det block som känner av DC-balansen. Dessa bitar innehåller information för parallellomvandlarens block för avkänning av DC-balans för att återuppbygga databitarna med korrekt polaritet. Referensen till den inneboende övergången mellan LÅG och HÖG bit mellan dataramar sköts av parallellomvandlarens kretsar för faslåsning, PLL, för att låsa till sändarfrekvensen och demultiplexera data.

I andra SerDes-kretsar kräver parallellomvandlaren (”deseriealiser”) att PLL-kretsen först synkroniseras av en yttre referensklocka (kvarts eller kristall) inom ett visst frekvensband i anslutning till sändarens parallellklocka. I många fall kräver de också speciella inlärningsmönster som måste sändas ut under synkroniseringsfasen. Detta behövs inte med kretsarna DS90C241 och DS90C124.

För första gången någonsin garanterar detta inte bara att en länk etableras utan referensklocka utan också under sändning och alla möjliga/slumpartade datamönster (möjlighet att låsa till slumpartade data). Detta spar inte bara kostnader för referenskomponenter utan eliminerar en annan potentiell källa för EMI. Inte minst möjliggör denna unika möjlighet ”hot plugging” så att serielänken kan kopplas in och ur utan behov av någon speciell sekvens.

Sedan mottagarens PLL har låst till sändarfrekvensen indikeras detta för omvärlden via LOCK-flaggans utgång för att säkerställa dataintegritet på mottagarutgångarna. En maximal låstid (beroende på klockfrekvens) för PLL garanteras.

PLL-funktionens stora frekvensområde, från 5 till 35 MHz, för parallellklockning ger stöd för LCD-upplösningar från Quarter-VGA (320×240) upp till Wide-VGA (800×400). Den seriella kanalen åstadkommer ett robust, lågeffekts och lågstörnings fysiskt lager via LVDS.

Detta öppna gränssnitt och denna signalstandard uppfanns av National Semiconductor och ratificerades som ANSI-/TIA-/EIA-644 (”RS-644”) under 1995. Se mer information under: http://lvds.national.com.

Fördel med AC-koppling
Vid långa kablar kan det bli stora potentialskillnader mellan sändar- och mottagarmoduler. Lösningen är DC-avskiljning med seriekondensatorer. En DC-balanskodare på sändarsidan och en motsvarande DC-balansavkodare finns på mottagarsidan gör att man kan överföra en udda balans mellan nollor och ettor via serielänken. Detta förhindra likspänningsförändringar som kan ge intersymbolinterferenser.

Kondensatorer på bägge sidorna ger också kortslutningsskydd om kabeln skulle brytas eller komma i kontakt med jord eller spänning på kretskorten. Fig 3 visar skillnaderna mellan AC-koppling och konventionell DC-koppling. DS90C124-mottagaren kräver bara en 100 ohms avslutningsresistans över sina ingångsanslutningar. Kretsen innehåller kretsar för förström som ger en arbetspunkt som medger en maximal common mode-spänning (likfasiga signaler) på +1,2 V.

På grund av dess generiska datagränssnitt och stora temperaturområde, -40 till +105°C, ger denna kretsuppsättning en idealisk lösning, inte bara för fordonsdisplayer, utan också för kameragränssnitt. I fallet med kameror för att underlätta backning vid parkering kan kabeln behöva vara så lång som 10 m. Se fig 4. Med så långa överföringslänkar kan lågpassfiltrering, intersymbolinterferens, fasbrus, klockförskjutning och dielektriska förluster i kabeln i hög grad förstöra signalkvaliteten, vilket leder till ökad bitfelsfrekvens eller till och med nedkoppling av förbindelsen. Genom att på mottagaringången mäta med ögondiagram och utvärdera av deras öppningar i jämförelse med databladens parametrar kan man identifiera potentiella problem som otillräckliga systemmarginal under utvecklingsarbetet. Viktiga parametrar att särskilt kontrollera innefattar signalsvinget, vilket värde med marginal skall vara större än mottagarens tröskelområde, eller fasbrus/fasjitter på sändarsidan, vilket inte får ligga utanför mottagarens toleranser för jitter.

Om spännings- eller tidsmarginalerna behöver förbättras måste man lägga in ytterligare signalkonditionering (höja drivströmmar/signalamplitud under tiden för sändning) i serieomvandlarens utgångssteg. Värdet av signalnivåhöjningen bestäms av ett resistansvärde mot anslutningen för förbetoning (pree-emphases). Fig 5 visar ett ögondiagram från en uppmätning i slutet av en 10 m lång tvinnad parkabel. Man ser hur ökningen i signalamplitud och minskat fasbrus vid överföringen, i kombination med förbetoning, förbättrar resultaten vid både 25 och 35 MHz klockfrekvens.

Andra finesser
Ytterligare en intressant möjlighet med denna kretsuppsättning är så kallad ”progressive turn on”. Parallellutgångarna på parallellomvandlarkretsen grupperas i detta fall i tre banker om 8 bit vardera. Medan en bank ligger i linje med den återvunna klocksignalens flank är de övriga bankerna framdragna respektive bromsade med ett halvt tidsintervall. Se fig 6. Ett tidsintervall motsvarar 1/28 av sändarens klockperiod. Även med patologiska bitsekvenser, som mönster för kontroll av kortens ingång, kan en simultan omkoppling av alla utgångar relativt den återvinna klockkanalen leda till att temporära klockspikar förhindras (”simultanous switching outputs”, SSO-effekt). Detta sänker såväl EMI-nivån vid mottagarens utgångar som potentiell återkoppling från kortsidans LVTTL/LVCMOS till sektionen för seriella I/O och kontakter.

De med 3,3 V matade kretsarna klarar temperaturer mellan -40 och 105°C. Detta öppnar för många applikationsområden som fordonselektronik, industriella och andra robusta elektroniksystem där displayer och kameror skall kunna utsättas för mycket höga eller låga, omgivande temperaturer.

Kretsarna är kapslade i 48 bens TQFP och tar bara upp 7×7 kretskortsyta. Tjockleken är 1 mm. Denna kapsel, enligt industristandard, tål att hanteras i produktion, vid inspektion och reparation. Den uppfyller givetvis RoHS-direktivet.

Konceptet med parallell till serie-omvandling, och omvänt, är idealiskt för överföring av digial video, till fordonsdisplayer och från bakåtriktade kameror för att hjälpa föraren att parkera. Den senaste generationen 24:1 LVDS-kretsar minimerar antalet anslutningar till två trådar. Den möjliggör också långa kablar till baksätets display för underhållning och från kameror tack vare en möjlighet till förbetoning av signalen. Att kunna AC-koppla ger en effektiv jordavskiljning mellan sändare och mottagare.

Kretsuppsättningen DS90C241-DC90C124 ger en verklig ”plug-and-play”-lösning för fordon tack vare dess kompromisslösa kombination av långa ledningar, hög bandbredd, låg effekt, låg EMI, robusthet och autonoma länksynkronisering.

Dr Thomas Wirschem, National Semiconductor Corporation